# (54) MANUFACTURE OF MULTILAYER CERAMIC WIRING BOARD

(11) 4-17392 (A) (43) 22.1.1992 (19) JP


(21) Appl. No. 2-119832 (22) 11.5.1990


(71) HITACHI LTD (72) AKIZO TODA(2)

(51) Int. Cl<sup>5</sup>. H05K3/46,H05K1/03

PURPOSE: To reduce the warps of a wiring board by printing wiring conductors on ceramic green sheets, and laminating a plurality of them to make a laminate, and then forming ceramic layers without wiring on both top and under surfaces of the laminate, and, after sintering, removing the wiring-free layer by polishing.

CONSTITUTION: A hole for through hole is opened in ceramic green sheet, and tungsten paste is filled up in this hole to form a green sheet where a tungsten conductor is wired, and ten green sheets are laminated to make a laminate, and further green sheets 20-250 µm in thickness are put on both top and under surfaces of this laminate. This complete laminate is sintered in humidified hydrogen-nitrogen atmosphere to get a mullite ceramic sintered body which includes a tungsten wiring layer. Next, the top and the under surfaces 3 of this sintered body are ground with a diamond stone to remove wiring-free layers, thus a normal circuit board is obtained.





# (54) POLYIMIDE INSULATING MULTILAYER BOARD AND MANUFACTURE THEREOF

(11) 4-17393 (A) (43) 22.1.1992 (19) JP

(21) Appl. No. 2-118708 (22) 10.5.1990


(71) SUMITOMO METAL MINING CO LTD (72) RYOZO USHIO

(51) Int. Cl<sup>5</sup>. H05K3/46

PURPOSE: To suppress the effect of moisture contained in polyimide by providing a plurality of pores of moisture removal through a metallic film conductor

layer, and filling up and sealing them with polyimide.

CONSTITUTION: A polyimide film 10 is prepared, and a signal conductive layer 12 consisting of a wiring pattern is formed at one side, and a copper ground conductive layer 16, which has open patterns consisting of optional circular through pores 14, is formed at the other side by active plating, and also a via hole, which connects the signal conductive layer 12 and the ground conductive layer 16 with each other, is made. Furthermore, the precursors of polyimide resin are applied to both sides of it, and these are heated to add polyimide insulating layers 20 and 22, respectively. What is more, the opening area of the pore 14 for humidity removal shall be 0.001-0.04 \(mu^2\).



# (54) GLASS CERAMIC MULTILAYER CIRCUIT BOARD AND MANUFACTURE THEREOF

(11) 4-17394 (A)

(43) 22.1.1992 (19) JP

(21) Appl. No. 2-119868 (22) 11.5.1990

(71) HITACHI LTD (72) KOICHI SHINOHARA(4)

(51) Int. Cl5. H05K3/46

PURPOSE: To highly strengthen a composite material by constituting an insulating

material out of specific crystallized glass and heat-resistant filler.

CONSTITUTION: For the composition of crystallized glass, at least one kind of alkaline earth metal oxide is 10.30mol%,  $Al_2O_3$  25.30mol%,  $B_2O_3$  35.55mol%, and one or more kinds of sintering acceleratos, selected from SiO<sub>2</sub>,  $Z_nO$ , and PbO 10.15mol%. And the crystallized glass of such composition and, as filler,  $Al_2O_3$  are compounded, and in the sintered body, the crystals of  $2Al_2O_3 \cdot B_2O_3$  and  $Al_2O_3$  are dispersed in borosilicate glass, thus glass ceramics is obtained. What is more, the Young's modulus of the heat-resistant filler is  $1\times10^6$ kg/cm² or more, and the quantity of filler is 10.50wt.% of the composite material. Moreover, for the ceramics multilayer circuit board, an organic or inorganic film multilayer circuit is formed on this circuit board, and a capacitor or a resistance is built inside the substrate.

#### 平4-17392 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5 H 05 K 3/46

庁内整理番号 識別記号

@公開 平成4年(1992)1月22日

6921-4E 7011-4E Ħ

審査請求 未請求 請求項の数 7 (全5頁)

多層セラミツク配線基板の製法 69発明の名称

> 至 平2-119832 ②特

顧 平2(1990)5月11日 ②出

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 Ē 田 @発 明 者 作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 @発 明 武 次 塩 作所中央研究所内

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川 雄 正 四発 明 工場内

東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 创出 願 人

外1名 弁理士 小川 勝男 個代 理 人

- 1. 発明の名称 多層セラミック配線基板の製法
- 2. 特許請求の範囲
  - 1. 複数枚のセラミックグリーンシートを積層。 圧着し、該積層体を焼結して多層セラミック配 線基板を製造する方法において、上記積層体の 上下両面に無配線の絶縁層を形成し、焼結した 後、腹無配線層を研磨除去することを特徴とす る多層セラミック配線基板の製法。
  - 2. 請求項1記載の多層セラミック配線装板の製 法において、上記研磨除去される無配線層の厚 さが20~250µmであることを特徴とする 多層セラミック配線基板の製法。
  - 3、 請求項1記載の多層セラミック配線基板の製 法において、上記無配線の絶象層として、セラ ミックグリーンシートを用いることを特徴とす る多層セラミック配線基板の製法。
  - 4. 請求項1記載の多層セラミック配線基板の製 法において、絶 体ペーストを用い、スクリー

ン印刷法によって上記無配線絶縁層を形成する ことを特徴とする多層セラミック配線基板の製

- 5. 請求項3記載の多層セラミック配線基板の製 法において、上記無配線の絶縁層として70~ 300μm厚さのグリーンシートを用いること を特徴とする多層セラミック配線基板の製法。
- 6. 請求項4記載の多層セラミック配線基板の製 **彼において、上記印刷厚さを15~80gmと** することを特徴とする多層セラミック配線基板 の製法。
- 7. 請求項1記載の多層セラミック配線基板の製 法において、上記セラミックグリーンシートと して、アルミナ系、ムライト系、ガラスセラミ ックス系の材料のいずれかを用いることを特徴 とする多層セラミック配線基板の製法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、電子機器用多層セラミック配線基板 に係り、特に電子計算機用として好適な多層セラ

ミック基板に関する。

#### 〔佐来の技 〕

近年、電子機器の小型化・高性能化・多機能化に伴い、これに用いられる電子回路基板に対しても、高密度配線化・高倍頻度化が望まれている・森に電子計算機用回路基板としては、高密度微和配線・高速性・高信頼性などが重要であるため、回路基板素材としては印刷配線を施したセラミックスが用いられている。

一般に、多層セラミック回路基板は、絶象体体となるセラミックスと単体となる金属とから特別は、れているが、この両者の物理的、化学的性質は性質の異なっている。したがって、このような性性の異なる2種の物質を含む複合体を高温に加熱して焼結すると、各々異なった収縮挙動を示すために、焼結後の複合体は必然的に反りを生ずる。

この反りの大きさは、セラミックスと金属との 比率、つまり基板の配線密度や、基板の上下面に おける配線パターンの対称性に依存し、さらに基 板が大きくなるほど反りも大きくなることが知ら

の基板の反りが大きいとき、あるいは反りの形 状が不規則なときには、上記荷重修正法によっ ても反りを大幅に低級することはできなかった。

3) 反りのある焼結されたセラミック抜板のある焼結されたセラミック抜板のある焼結されたセラミックあ法。 の方法は、反りを無くするという点で制度が基準を表するが、第3関のように研制量が基準のの場所によって異なるため、及び基板線部ののおいて、アーンが研削によって割りとられたり、パターン厚さが不足するなどの問題がある。

### (発明が解決しようとする課題)

上記従来技術は、セラミック配線基板の反り低級に対する根本的対策が施されておらず、基板上に飽動素子を搭載したときの接続不良や、基板周辺の対止時の気密不良を生ずるため、電子計算機などに必要とされる高密度配線基板が得られないという問題があった。

本発明の目的は、配 基板がセラミックスと導体金属という異質の材料から成り、基板の反りは

れている。通常のセラミック基板の反りは、基板 長さ25m当り0.1m 。 50m当り0.15m であり、通常の回路基板ではこの程度の反りがあっても十分使用可能である。しかし高密度・多層 配線を施す必要のある電子計算機用回路基板では、 長さ100m当り0.05m 以下であることが不可欠である。

従来、このようなセラミック基板の反り低級の ために、次のような方法が知られている。

- 1) 焼結時のセラミック基板内の温度の不均一性が反りの原因であると考え、できるだけ温度分布が均一になるように焼結条件を設定する方法。しかし、セラミック基板の構造から見て、この方法で基板の反りを大幅に低減することは根本的に不可能に近い。
- 2) 一度焼結した基板に適量の重さの荷重を加えながら再加熱し、この荷重によって基板の反りを修正する方法。発明者らの検討によればこの方法によって基板の反りを、修正的のそれよりも約半分に低減することができる。しかし、元

この異種材料の共存によって発生するという基本 的考え方に立ち、上記異種材料の効果を緩和させ る作用をもつような基板構成とすることによって 配線基板の反りを低減させる方法を提供すること にある。

#### (観題を解決するための手段)

上記目的を連成するために本発明においては、 セラミックグリーンシートの上に配線導体を印刷 形成し、これを複数枚接層した積層体の上下両面 に、無配線のセラミック層を、積層法あるいは印 別法によって形成し、これを高温で焼結後、上記 無配線層を研磨によって除去し、反りの少ない配 線基板を得るものである。

#### (作用)

前記のように、セラミック配線基板は2種の異質な材料から構成されているため、その焼結過程における収縮率差に起因して基板の反りを発生する。基板内における配線パターンが上下左右で対象で、かつ焼 の加熱が均一に行われるならば基板に反りを生じないが、通常の配線基板では、

その上下面における配線パターンが同じで対称形 になることはないので反りを生ずることになる。

そこで本発明は、実質的に上下面に配線パターンが異なる基板であっても、その上下面に配線パターンを全く含まないセラミック絶縁層を形成することにより、基板の上下面におけるセラミックスが等価的に同じ配線パターンを持つようにしたものである。

ストをこの穴の中に密充塚して、基板の概方向の 配線とした。平面方向の配線は、タングステンペ ーストを用いて行った。ここで用いたタングステンペーストは、平均粒子径1μmのタングステン 粒末80重量%、ジエチレングリコール・モノ・ nーブチルエーテルアセテート17.5重量%、 エチルセルロース2.0重量%、ポリビニルブチ ラール0.5重量% より成るものである。

以上のようにして、タングスチン導体が配線されたグリーンシート2を10枚積層し、さらにこの積層体の上下両面に、0.3 mm 厚さのグリーンシート1を銀ねて積層した。この積層体を1,630℃、2時間。加湿水素一竅素雰囲気中で焼結することにより、第1因のようなタングステン配線層を含むムライト系セラミック焼結体を得た。

この焼結体の反りは、長さ100m当り0.18mであった。このように本発明による基板の反りが小さいのは、積度時に積層体の上下面に無配線層を形成させて、焼結時の基板の上下面の収縮を均等に行わせたことによるものである。次にこの焼

#### (実施例)

以下、本発明の実施例について述べる。
(家籍例1)

ムライト物粉末(純度 9 8 . 8 % , 平均粒子程 2 μ m) 7 5 重量%に、 S i O 。 (純度 9 9 . 8 % , 平均粒子程 1 . 5 μ m ) 9 0 重量% . A ℓ . O 。 (純度 9 8 . 5 % , 平均粒子径 0 . 6 μ m ) 7 重 量% , M ε O (純度 9 9 . 8 % , 平均粒子径 0 . 3 μ m) 3 重量%の組成を有する続結助剤を 2 5 重量%添加し、 さらに成形助剤としてポリビニルブチラール樹脂,可觀剤としてフタル酸エステル,分散溶媒としてトリクロールエチレンを各々適量加え、ボールミルにより十分混合した。

このようにして得られたスラリー状の混合物を、ドクターブレード法により厚さ 0.3 mm のシートを成形した。このシートはグリーンシートと呼ばれ、多層セラミックの基板の素材となるものである。

次に、このグリーンシート (1 2 0 × 1 2 0 m) にスルーホール用の穴をあけ、タングステンペー

結体の上下面3を、ダイヤモンド砥石で研削して 第2回のように無配線層(約250μm)を除去 して正常な回路基板を得た。この研磨された基板 の反りは、100m最を当り、0.008mm と非 常に小さく、この上に存膜パターンなどを形成す る上で十分な平坦性を有していた。

一方、積層時に積層体の上下面に無配線層を設けず世来法で作製した基板の反りは、長さ100 ■当り0.32 mm と非常に大きかった。さらに、 世来法によるこの基板を平滑研削した結果、第3 図のように基板の内層の導体も研削されて失われ てしまい、回路基板としての性能を保持し得ない ことが明らかになった。

#### (実施例2)

実施例1と同様の方法で、ムライト系セラミックスのグリーンシート上にタングステン選体を印刷配線したシート55枚を積着し、さらにその積層体の上下周面に、導体無配線のグリーンシート(厚さ70μm)を各一枚ずつ積層し、これを1630℃、3時間、加湿水素-室素中で締結し

た。特られた基板の反りは、長さ100 mm 当り 0.006 mm であった。次にこの基板の上下両面をダイヤモンド砥石で平滑研削し、導体無配線層 (厚さ70μm) のみを除去した。この研磨基板の反りは長さ100 mm 当り、0.004 mm で非常に平坦であった。

これに対して、従来法によって作权した45 間の積層体を焼結したところ、基板の反りは長さ100m当り0.25 m と大きかった。この基板の上下両面を平滑研磨した結果、基板の表面部に近い内層の厚さが不均一となり、配線基板として不適当であった。

#### 〔実施例3〕

アルミナ微粉末(純度 9 9.5% , 平均粒子径 3 μm) 9 2 重量%と、SiO。粉末(純度 99.7%, 平均粒子径1.0 μm ) 6 重量%と、M ε O粉末(純度 9 9.5% , 平均粒子径0.5 μm ) 2 重量%、それに実施例1と同様の有機パインダー、可塑剤、分散溶剤を加えて十分混合物、ドクターブレード法によって厚さ0.25 mm のアルミ

mのグリーンシートを得た。このグリーンシートの上にС u を主成分とする導体ペーストを用いて、実施例1と同様の配線を施した。このように対して作製したシートを15枚額層し、この積層体の上下両面に無配線のグリーンシート(厚さ250μm)を各一枚積層し、950℃,4時間,弱酸化性窒素雰囲気中で焼結した。

得られた基板の反りは、長さ100mm 当り0.16mm と小さく、これを実施例1と同様平滑研磨(研磨量約200μm 厚さ)したところ、長さ100mm 当りの反りが0.005μm という良い結果が得られた。

これに対して、秩層体の上下面に無配線剤を形成しない従来法で作製した基板の反りは、長さ 100mm当り、0.35mm と非常に大きく、これを平滑研磨しても基板設面部の事体層厚さに大きな不同を生ずるという問題があった。

#### (実施例5)

実施例3と同様の方法でアルミナ系グリーンシートを用いた40層配線の積層体を作り、その上

ナグリーンシートを作製した。

次に、このグリーンシート上に、実施例1と同様の方法でタングステン導体の配線を施し、このようなシートを30枚積層後、さらに積層体上下岡面に無配線のアルミナグリーンシート(厚さ120μm)を各一枚ずつ積層した。 絞いてこの積層体を1590℃、2時間、加湿水楽ー窒楽中で焼結した。

得られた基板の反りは、長さ100mm 当り0.1mm と小さく、これを実施例1と同様に平滑研磨 (研磨厚さ約110μm)したところ、長さ100mm 当りの反りが0.007mm という非常に平坦性の良い基板が得られ、基板表面の配線層厚さにも問題はなかった。

#### (実施例4)

アルミナ微粉末(純度 9 9.5 % , 平均粒子径 5 μm) 5 5 重量%に、ほうけい散ガラス微粉末 (平均粒子径 3 μm) 4 5 重量%を加え、さらにこれに対して有機パインダー, 可塑剤, 分散溶媒を適量加え、実施例1と同じ方法で厚さ 0.2 5

下関面に、アルミナ系グリーンシート間 じ 組成のペーストをスクリーン 印 制法により 厚さ 8.0 μ m の 無配線層を形成した。その後、実施例 3 と 同様の条件で焼結した。得られた基板の反りは 0.07 m で極めて小さかった。この焼給基板をダイヤモンド低石で厚さ 8.0 μ m 研磨した結果、基板の100 m 当りの反りは 0.0 0 5 m であった。

一方、従来法によって作製した基板の反りは、 長さ100mm当り、0.27mm と大きく、これを 平滑研磨しても、実用的な同路基板は得られなかった。

#### (実施例6)

# 特開平4-17392(5)

の実施例のものより小さいのは稜層数が多いため である。

次に、焼結基板の上下関面をダイヤモンド配石で研磨(研磨量約20μm厚さ)したところ、基板の長さ100m当りの反りは0.004μmであり、高密度配線に好適な基板が得られた。

一方、従来法によって、積層体の上下両面に無配線層を設けないで作製した基板の反りは、長さ100m当り0.23mm と非常に大きく、実用性のある基板は得られなかった。

#### (発明の効果)

以上説明したように、本発明によれば、セラミックス系回路基板の反りが非常に小さいために、電子計算機用として好適な高密度回路配線基体の可能となる。すなわち、基板表面の配線準体の高さが均一であるため、能動業子を搭載したときの接続不良や、基板周辺部の封止部の気密不良などの問題がなくなり、信頼度の高い高密度配線基板が得られる。

さらに、焼結基板上面に、有機可膜法などを用

いて回路パターンを形成する場合、確膜層の段切れや、ふくれ等の問題が無くなるという大きな効果もあり、超高密度配線回路基板の性能向上と共に、基板製造上の歩留り向上にも大きく寄与するものである。


#### 4. 図面の簡単な説明


第1回, 第2回はいずれも本発明によるセラミック系回路基板の断面模式図、第3回は従来法による回路基板の断面模式図である。

1 …無配線層、2 …配線層、3 …研磨表面。

代理人 弁理士 小川勝男







#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08064968 A

(43) Date of publication of application: 08.03.96

(51) Int. CI

H05K 3/46

B24C 1/00

H05K 3/00

(21) Application number: 06198875

(22) Date of filing: 24.08.94

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

**NAKAKUKI MINORU TAKAHASHI YOSHIRO** KARASUNO YUTAKA **OZAWA SUSUMU** 

## (54) FORMING METHOD FOR VIAHOLE AND MANUFACTURING FOR MULTILAYER PRINTED **CIRCUIT BOARD**

### (57) Abstract:

PURPOSE: To provide a method for forming a viahole and a manufacturing method for a multilayer printed circuit board, in which an upper layer and a lower layer are connected surely by spraying a stream with an abrasive material and preventing an insulating layer from decreasing in thickness when an overhang part is removed.

CONSTITUTION: In a build-up method, a signal wiring layer and an insulating layer are formed one by one, and a viahole 14 is formed on a printed circuit board. A jett stream 16 including an abrasive material is sprayed from a nozzle 15 to an overhang part 13a so that the overhang part 13a can be removed while the viahole 14 is formed.

COPYRIGHT: (C)1996,JPO

